Архитектура IBM Nanostack революционным образом меняет искусственный интеллект
Корпорация IBM разработала революционную новую технологию в области микроэлектроники. Об этом сообщил Zamin.uz.
Компания представила архитектуру Nanostack, которая позволяет разместить 100 миллиардов транзисторов в кристалле размером с человеческий волос. Эта разработка обещает неслыханную мощность и энергоэффективность для систем искусственного интеллекта.
Об этой новости сообщил Ixbt.com. Главное преимущество новой технологии заключается в том, что IBM называет её первым в мире чипом класса менее одного нанометра.
Компания обозначила свою платформу как «семь ангстремов узел». Один ангстрем равен одной десятой нанометра, то есть семь ангстремов составляют 0,7 нм.
Этот показатель отражает степень технологической интеграции, превышающую физические размеры элементов. Основное преимущество архитектуры Nanostack — вертикальное расположение.
Согласно законам современной физики, транзисторы нельзя бесконечно уменьшать из-за эффектов наблюдения и утечки тока. Инженеры IBM решили эту проблему, размещая транзисторы не только бок о бок, но и вертикально друг над другом.
Каждый базовый элемент состоит из двух вертикально соединённых транзисторов, каждый из которых содержит три слоя нанолиста толщиной пять нанометров. Это примерно равно пятнадцати рядам кремниевых атомов.
Такая плотность позволяет почти удвоить количество элементов по сравнению с предыдущим двухнанометровым поколением. Энергоэффективность и производительность памяти также значительно улучшились.
По подсчётам IBM, переход на технологию Nanostack может увеличить вычислительную мощность на 50 процентов или снизить потребление энергии до 70 процентов. Кроме того, плотность SRAM-памяти увеличивается на 40 процентов.
Эти показатели имеют жизненно важное значение для центров обработки данных, которые сегодня потребляют огромное количество электроэнергии, и для крупных моделей искусственного интеллекта. Кроме того, специалисты IBM сообщили на симпозиуме IEEE о достижении значительного прогресса в масштабировании статических оперативных запоминающих микросхем.
Размещая транзисторные каналы в специальном порядке, им удалось уменьшить высоту ячеек памяти на 40 процентов. Это открывает путь к значительному увеличению объёма кэш-памяти процессоров.
Хотя эта технология пока демонстрируется только в лабораторных условиях и на научных конференциях, ожидается, что она станет основой для будущих графических и мобильных процессоров.
